Intel avvia la produzione di massa di laghi meteorici utilizzando la litografia UV in splendida lingua irlandese – Computer – Notizie

Non puoi davvero dire che sia “alimentato a 7 nm”, ma penso che tu lo abbia detto tu stesso, in realtà è il nome di un nodo/processo tecnologico.

Quello che dici dopo non è del tutto vero. In precedenza, il nome del nodo corrispondeva alla lunghezza del gate. Ma quando si passa ai FinFET, la lunghezza del gate non è più un fattore limitante. Ciò significa che altre parti della tua attività si stanno essenzialmente espandendo.
La misurazione viene eseguita principalmente su M0, ovvero il primo strato metallico, che collega i diversi terminali del transistor. Questo strato è il più piccolo. Se riesci a ridimensionare questo livello, puoi posizionare i transistor un po’ più vicini tra loro. Quindi puoi inserire più transistor nella stessa area, anche se i transistor stessi non si restringono.
Un altro esempio di come scalare è utilizzare meno alette per realizzare un transistor. Per ottenere abbastanza corrente attraverso un FinFET, di solito ne vengono posizionati 2 o 3 uno accanto all’altro, quindi vengono utilizzate tre alette per ciascun transistor. Se riesci ad aumentare la conduttività del tuo materiale, potresti essere in grado di fare lo stesso con solo due alette, che ti permetteranno di espandere nuovamente un po’ l’intervallo di conduttività, anche se non si riduce.
In realtà c’è una logica dietro questi nomi di nodi. Se riesci a spremere il doppio dei transistor per regione nel nodo successivo, ciò equivale più o meno a che ciascun transistor sia 1,4 (sqrt(2)) volte più piccolo in xey. Quindi prendi il nome del tuo nodo attuale, diciamo 10 nm, dividilo per 1,4 e ottieni circa 7 nm. Questo è il nuovo nome del processo. Poiché nulla è in realtà a 7 nm, attualmente lo chiamiamo n7 di TSMC o Intel 7 di Intel. Questi nomi possono divergere perché vengono arrotondati in modo diverso o ridimensionati in modi diversi.

La cosa interessante è che c’è sicuramente qualcosa di 4 nm in Intel 4, ma è un po’ più astratto della dimensione media dei transistor. È l’errore consentito nel posizionare i bordi del modello più piccolo. Se questo errore è troppo grande, i diversi livelli non saranno collegati correttamente, si otterranno difetti nel processo o la consegna delle funzionalità non sarà più buona. È una coincidenza, ma quasi ogni nodo corrisponde a un nome di nodo in nanometri.